Реферат: Шины

Конструкция шины удивительно проста. Устройства могут подключаться к любому доступному порту (на каждом устройстве обычно 1 - 3 порта). Шина допускает "горячее" подключение - соединение или разъединение при включенном питании. Нет также необходимости в каких-либо адресных переключателях, поскольку отсутствуют электронные адреса. Каждый раз, когда узел добавляется или изымается из сети, топология шины автоматически переконфигурируется в соответствии с шинным протоколом.

Однако есть несколько ограничений. Между любыми двумя узлами может существовать не больше 16 сетевых сегментов, а в результате соединения устройств не должны образовываться петли. К тому же для поддержки качества сигналов длина стандартного кабеля, соединяющего два узла, не должна превышать 4,5 м.

Протокол

Интерфейс позволяет осуществлять два типа передачи данных: синхронный и асинхронный. При асинхронном методе получатель подтверждает получение данных, а синхронная передача гарантирует доставку данных в необходимом объеме, что особенно важно для мультимедийных приложений.

Протокол IEEE 1394 реализует три нижних уровня эталонной модели Международной организации по стандартизации OSI: физический, канальный и сетевой. Кроме того, существует "менеджер шины", которому доступны все три уровня. На физическом уровне обеспечивается электрическое и механическое соединение с коннектором, на других уровнях - соединение с прикладной программой.

На физическом уровне осуществляется передача и получение данных, выполняются арбитражные функции - для того чтобы все устройства, подключенные к шине Firewire, имели равные права доступа.

На канальном уровне обеспечивается надежная передача данных через физический канал, осуществляется обслуживание двух типов доставки пакетов - синхронного и асинхронного.

На сетевом уровне поддерживается асинхронный протокол записи, чтения и блокировки команд, обеспечивая передачу данных от отправителя к получателю и чтение полученных данных. Блокировка объединяет функции команд записи/чтения и производит маршрутизацию данных между отправителем и получателем в обоих направлениях.

"Менеджер шины" обеспечивает общее управление ее конфигурацией, выполняя следующие действия: оптимизацию арбитражной синхронизации, управление потреблением электрической энергии устройствами, подключенными к шине, назначение ведущего устройства в цикле, присвоение идентификатора синхронного канала и уведомление об ошибках.

Чтобы передать данные, устройство сначала запрашивает контроль над физическим уровнем. При асинхронной передаче в пакете, кроме данных, содержатся адреса отправителя и получателя. Если получатель принимает пакет, то подтверждение возвращается отправителю. Для улучшения производительности отправитель может осуществлять до 64 транзакций, не дожидаясь обработки. Если возвращено отрицательное подтверждение, то происходит повторная передача пакета.

В случае синхронной передачи отправитель просит предоставить синхронный канал, имеющий полосу частот, соответствующую его потребностям. Идентификатор синхронного канала передается вместе с данными пакета. Получатель проверяет идентификатор канала и принимает только те данные, которые имеют определенный идентификатор. Количество каналов и полоса частот для каждого зависят от приложения пользователя. Может быть организовано до 64 синхронных каналов.

Шина конфигурируется таким образом, чтобы передача кадра начиналась во время интервала синхронизации. В начале кадра располагается индикатор начала и далее последовательно во времени следуют синхронные каналы 1, 2… На рисунке изображен кадр с двумя синхронными каналами и одним асинхронным

Оставшееся время в кадре используется для асинхронной передачи. В случае установления для каждого синхронного канала окна в кадре шина гарантирует необходимую для передачи полосу частот и успешную доставку данных.

Резюме

Таким образом, в скором будущем, на задней панели компьютера можно будет увидеть выходы всего двух последовательных шин: USB для низкоскоростных применений и Firewire - для высокоскоростных. Причем путь в жизнь у шины IEEE 1394 произойдет гораздо быстрее, чем у USB. В этом случае производители программных продуктов и аппаратуры действуют сообща. Уже сейчас доступны различные виды устройств с шиной Firewire, поддержка этой шины будет встроена в операционную систему Windows 98 и в ближайшем будущем ведущие производители чипсетов для PC встроят поддержку этой шины в свои продукты. Так что 1999 год станет годом Firewire.

     

(Intelligent Input/Output)

I2O (Intelligent Input/Output) - спецификация, определяющая стандартную архитектуру интеллектуального ввода/вывода, не зависящую от специфических устройств и операционной системы. Спецификация I2O призвана решить две ключевые проблемы:

• Занятость процессора операциями ввода-вывода
• Необходимость в разработке драйверов для каждого устройства и для каждой операционной системы

Суть архитектуры I2O заключается в обработке низкоуровневых прерываний ввода-вывода, поступающих от устройств, не центральным процессором (CPU), а специализированным процессором ввода-вывода (IOP), разработанным специально для этой цели. В настоящий момент эта задача решается применением RISC-процессора i960, работающего на частоте 66 МГц со своей собственной памятью, объёмом до 64 МБ. При поддержке обмена сообщениями между несколькими процессорами, архитектура I2O разгружает центральный процессор и позволяет выполнение задач, требующих интенсивного ввода-вывода и широкой полосы пропускания, например видеоприложений или работы в среде клиент-сервер. Применения I2O не ограничены и она может быть использована как в однопроцессорных, так и многопроцессорных и кластерных системах.

 Спецификация I2O определяет разбиение драйвера устройства на две части: ОС-зависимого и аппаратно-зависимого модуля, созданного для конкретного устройства. Эти модули работают автономно и могут выполнять задачи независимо. В настоящее время поддержка I2O обеспечивается в NetWare 4, Windows NT Server 5.0 и UnixWare. Таким образом, технология с разбиением драйвера, уменьшает общее число требуемых драйверов: производители операционных систем пишут по одному драйверу на каждый класс устройств, например дисковые контроллеры, а производители оборудования - по одному драйверу на каждое свое устройство, который может быть использован с любой операционной системой поддерживающий I2O.

Одна из целей создания открытой архитектуры I2O - обеспечение возможности легкого подключения устройств и написания драйверов, расширяющей возможности для создания новых систем.

Краткий обзор

Две части драйвера I2O устройства представляют собой Operating System Services Module (OSM), модуль обслуживания операционной системы, обеспечивающий интерфейс с ней и Hardware Device Module (HDM), модуль устройства, обеспечивающий управление оборудованием. OSM работает со внешним устройством посредством HDM. Общение между этими модулями происходит на двух уровнях - уровне сообщений, на котором происходит установление связи и транспортном уровне, определяющим способы разделения информации. Как и в большинстве протоколов связи, уровень сообщений базируется на транспортном уровне.

Модель связи I2O, в комбинации со средой выполнения и конфигурационным интерфейсом, обеспечивает независимый интерфейс с HDM. Модули способны связаться друг с другом без знания архитектуры шины или топологии системы. Передаваемые сообщения формируют некий метаязык, не зависящий от аппаратной реализации. Вся эта технология сильно напоминает сеть TCP/IP. Такая реализация I2O, кроме всего прочего, обеспечивает мобильность устройств ввода-вывода.

Модель связи I2O

Модель связи для I2O - это система обмена сообщениями. Когда OSM получает запрос от операционной системы, он транслирует его в запрос I2O и передает его HDM для обработки. После обработки запроса, HDM возвращает результат обратно OSM, посылая сообщение посредством уровня сообщений I2O. Далее результат передается операционной системе, как от любого другого драйвера устройства.

Уровень сообщений

Уровень сообщений определяет открытый, стандартный и абстрактный механизм для связи между сервисными модулями, обеспечивая основу для интеллектуального ввода - вывода. Этот уровень, управляя пересылкой всех запросов, а также обеспечивая функционирование API (Application Programming Interface), связывает модель драйверов I2O.

Уровень сообщений состоит из трех основных компонент: дескриптора сообщения, сервисной программы сообщения (Message Service Routine - MSR), и очереди сообщений. Дескриптор по существу является адресом ресурса, к которому идет обращение. Для каждого сообщения, проходящего на уровне сообщений создается свой дескриптор. Очередь сообщений организуется между передающим и приемным устройствами.

Когда драйвер формирует сообщение, оно помещается в очередь и для его обработки активизируется MSR. Сообщение содержит две части - заголовок и тело. Заголовок содержит тип сообщения и адрес его отправителя.

I2O базируется на очереди между MSR и отправителем. Инициатор запроса и сервисный модуль обслуживаются IOP. I2O определяет также формат памяти, необходимой для функционирования технологии, не зависящий от организации операционной системы.

Модуль обслуживания операционной системы - OSM

OSM обеспечивает интерфейс между операционной системой и уровнем сообщений I2O. В используемой модели драйверов, OSM представляет собой ту часть драйвера, которая обеспечивает интерфейс между системно-зависимым API и абстрактным форматом сообщений, посылаемых в HDM для обработки. OSM зависят от операционных систем и создаются их разработчиками.

OSM переводит сообщения операционной системы в формат, который может быть понят HDM. Передача информации обратно, от HDM к операционной системе реализуется также через OSM посредством уровня сообщений I2O.

Один OSM может обслуживать множественные HDM. Благодаря существованию дескрипторов на уровне сообщений, OSM обладает возможностью рассылать свои сообщения многим адресатам, а также организовывать пересылку информации между ними.

Аппаратный модуль устройства - HDM

HDM - низкоуровневый модуль в среде I2O. HDM представляет собой аппартно-зависимую часть драйвера, обеспечивающую взаимодействие с контроллером или непосредственно устройством. Можно провести аналогию между HDM и аппаратно зависимой частью драйвера сети или драйвером SCSI в том виде, в котором он существует сегодня. Каждый HDM уникален для каждого конкретного устройства и производителя. Он поддерживает все низкоуровневые операции устройства, такие как синхронные и асинхронные запросы, а также транзакции управляемые событиями.

HDM окружен средой I2O, которая изолирует его от общения с операционной системой и шинными протоколами. Таким образом, один HDM может быть использован не только с различными операционными системами, но даже с различными платформами. HDM пишется производителем устройства и обычно прошивается в адаптер.

Системная среда

Модель I2O может быть применена в любых условиях - как и в однопроцессорных, так и многопроцессорных системах.

Интерфейсы OSM и HDM входят в основной API I2O. Среда выполнения OSM зависит от операционной системы, что оказывает влияние на реализацию некоторых функций API. В задачи OSM входит реализация связи между API, используемого операционной системой, и HDM, управляющим устройством.

Кроме основных функций в API HDM может быть введен дополнительный набор команд. Этот набор необходим для прямого общения операционной системы с HDM и применяется при ее загрузке для инициализации ядра. Примерно это и реализуется в основных многозадачных средах. Однако этот дополнительный набор также является единым для всех устройств одного класса. Так что технология I2O не несет в себе никаких ограничений для области ее использования.

Реализация архитектуры I2O

Гибкая, открытая архитектура I2O предоставляет разработчикам различные варианты для реализации. Основные три подхода следующие:

• Установка IOP на материнскую плату. IOP устанавливается на материнскую плату и используется при интеллектуальном вводе-выводе. В этом случае IOP используется в качестве стандартного PCI Bridge и добавляет "интеллектуальности" к шине PCI
• Установка IOP на дополнительной плате расширения. Интеллектуальный контроллер I2O инсталлируется как, например, обычная сетевая карта
• Установка опциональной платы расширения с IOP в специализированный слот на материнской плате. Этот процессор будет функционировать со всеми устройствами, требующими интеллектуальный ввод-вывод

Практика использования I2O

Устройства, совместимые с технологией I2O будут маркироваться производителями как "I2O ready". Однако в одной системе можно будет применять, как и I2O устройства, так и обычные, неинтеллектуальные устройства. Это позволит организовать легкий переход к новой архитектуре. Тем более стоимость материнской платы с IOP возрастет максимум на $10-15.

Можно ожидать, что в связи со введением дополнительных устройств (IOP) и разбиения драйвера на части, скорость обмена информацией может упасть. В принципе, это мнение оправдано. Однако, в связи с тем что во-первых упрощается задача написания драйверов, а во-вторых разгружается центральный процессор, общая эффективность системы должна возрасти. Пример подобного роста эффективности - применение IDE Bus Master драйверов.

Внедрение технологии интеллектуального ввода-вывода должно произойти в ближайшее время, тем более что ведущие производители материнских плат уже представили свои изделия с установленным на борту IOP i960, единственным на настоящее время процессором для реализации I2O. Первое время I2O будет использоваться в серверах, однако в ближайшем будущем может распространиться и на домашние системы.

Заключение

Таким образом, I2O предлагает новый подход к организации интеллектуального ввода-вывода, упрощая жизнь, как разработчиком устройств, так и производителям операционных систем благодаря разделению функций драйверов. Кроме того, I2O призвана реализовать новую высокопроизводительную концепцию высокопроизводительного и платформенно-независимого интеллектуального ввода-вывода. Открытость этого стандарта позволяет легко перейти от сегодняшних реалий в мир интеллектуального обмена информацией.

EV-6

Одной из главных сенсаций Microprocessor Forum’98 стало заявление компании Advanced Micro Devices (AMD). По словам основателя и исполнительного директора (CEO или Chief Executive Officer) компании Джерри Сандерса (Jerry Sanders), новый процессор К7 будет выпушен в 1999 году в картридже, физически совместимом (то есть, имеющем такое же количество и расположение контактов) с патентованным разъемом Slot 1 компании Intel. При этом новый разъем компании AMD (рабочее название - Slot A) не будет электрически совместим со Slot 1, то есть AMD не собирается нарушать патенты Intel. В качестве системной шины К7 будет использовать шину ввода/вывода процессора Alpha 21264 (внутреннее название EV-6) компании Digital Equipment.

Техника

Что же представляет собой эта шина? Если Intel еще только  подняла частоту системной шины для процессоров серии Р6 до 100 MHz, EV-6 уже сейчас работает на частоте 333 MHz, что обеспечивает ей пропускную способность 2.6 GBps. По этому показателю EV-6 более чем в три раза превосходит 100-мегагерцовые шины Socket 7 и Р6. Кроме того, хотя спецификация EV-6 не определяет специальной шины для обмена с кэшем L2, разработчики могут добавлять ее при необходимости - так, например, "верхние" модели процессора Digital 21264 имеют 128-разрядную дополнительную шину, что в два раза "шире", чем у Pentium II.

Возникает резонный вопрос: как удалось заставить EV-6 работать на такой частоте, если переход даже с 66 MHz на 100MHz сопряжен с громадными техническими сложностями. Дело в том, что EV-6, в общем-то, не является шиной в привычном понимании этого слова. На системной шине Socket 7 "висит" собственно процессор (или процессоры в многопроцессорных системах), кэш L2, системная память, шина PCI и, если она присутствует в системе, шина AGP. Архитектура Р6 отличается только тем, что с системной шины "сняли" кэш L2, выделив для него специальную 64-разрядную шину. EV-6 же представляет собой просто 64-битный канал обмена между процессором и чипсетом. Каждый процессор в многопроцессорной системе должен иметь свою шину EV-6. Обмен с системной памятью, PCI и AGP осуществляется чипсетом, причем каждая шина может работать на своей частоте.

Преимущества EV-6, в общем-то, очевидны. Поскольку главным "узким местом" современных процессоров является обмен с системной памятью, повышенная пропускная способность позволит уменьшить время простоя процессора при заполнении линии кэша. Кроме того, "излишек" пропускной способности можно, например, использовать в High-end системах, применяя 128-разрядную шину обмена с системной памятью. Недостатки этой архитектуры также лежат на поверхности: разработка чипсетов становится более сложной и дорогостоящей, особенно для многопроцессорных систем (по некоторым сообщениям, например, журнала BYTE, AMD ведет переговоры с VIA о разработке чипсетов EV-6).

Политика

Что же явилось причиной такого заявления компании AMD, по некоторым данным, ставшего неожиданным даже для партнера AMD - компании Digital? Во-первых, Intel расширяет свое присутствие в секторе персональных компьютеров начального уровня - традиционной вотчине AMD. Анонсированный Covington, представляющий собой Pentium II без кэша L2, предназначен для компьютеров стоимостью до $1000. С другой стороны, после того, как в 1996 году AMD проиграла судебный процесс, в ходе которого пыталась оспорить право собственности компании Intel на архитектуру P6, в печати начали появляться предположения, что AMD не готова к дальнейшей конкуренции с Intel и не может предложить альтернативы Slot1. Своим заявлением Джерри Сандерс, по-видимому, стремиться опровергнуть эти утверждения и "перевести борьбу на половину поля соперника" - на рынок систем верхнего уровня.

Экономика

Для того, чтобы любая, даже самая великая идея в области компьютерной техники воплотилась в жизнь, она должна завоевать рынок. Простое перечисление безвременно погибших идей и изобретений займет больше страницы. Хрестоматийный пример - архитектура MicroChannel компании IBM. Какие же перспективы у EV-6? С одной стороны, практически полная физическая идентичность разъемов Slot1 и Slot A (за исключением, возможно, другого расположения "ключей" во избежание повреждения материнских плат при неправильной установке К7 вместо Pentium II и наоборот) облегчает жизнь производителям материнских плат - достаточно заменить чипсет и сделать минимальные изменения в разводке. Компания Digital, в свою очередь, получает прекрасную возможность сделать Alpha-системы общедоступными. Поскольку для установки процессора 21164 на материнскую плату с разъемом Slot А требуется только изменение BIOS (что сводится к перезаписи Flash ROM), цена такой системы может быть менее $1500. Кроме того, агрессивная политика Intel на рынке чипсетов и материнских плат приводит к вытеснению с него ряда компаний. В результате им ничего не остается, кроме как поддерживать альтернативные архитектуры. Поскольку компания Digital заявила, что предоставит лицензию на EV-6 всем желающим, это дает неплохой шанс новой архитектуре.

                С другой стороны, уже ясно, что два других конкурента Intel - Cyrix и Centaur Technology, не будут поддерживать Slot А. Cyrix, недавно приобретенная компанией National Semiconductor, надеется изыскать лазейки в соглашении о перекрестном лицензировании между последней и Intel и клонировать Slot1. Правда, у Intel другой взгляд на это соглашение, так что дело, по-видимому, будет решаться в суде. Что касается Centaur, то компания полностью ориентируется на рынок компьютеров начального уровня и, видимо, не собирается в ближайшем будущем отказываться от Socket 7.

Как говорится - "поживем - увидим". Лично я бы с удовольствием протестировал плату с шиной EV-6, разъемом Slot A и процессором К7. С другой стороны, непонятно, какой выигрыш даст EV-6 при работе со стандартной (на данный момент) шиной обмена с системной памятью. И опять-таки, пока неясно, не будет ли существенной потери производительности процессора Alpha 21264 при работе на системной плате, "общей" с К7. Будем надеяться, что тех 10 процентов компьютерного рынка, которые сейчас контролирует AMD, хватит для "раскрутки" новой архитектуры. Тогда и посмотрим, и померяем.

Список использованных материалов:

1.   http://ixbt.stack.net

2.   http://developer.intel.com/design/iio/

3.   http://firewire.org/

4.   http://www.skipstone.com/

5.   http://www.sel.sony.com/SEL/consumer/camcorder/dcr_vx1000.html

6.   http://www.ti.com/sc/docs/msp/1394/1394.htm

7.   http://www.usb.org

8.   http://developers.intel.com/technology/agp

9.   http://…

[1] Контакт В8 по-разному использовался в ХТ и АТ. Для обеспечения совместимости IBM XT со специфической системой под названием 3270 РС, восьмой (ближайший к блоку питания) слот расширения ХТ был особенным. В него можно было устанавливать лишь платы, выдающие на контакт В8 сигнал "выбор платы" или, как его еще называют, "сигнал J8" - например, плату клавиатуры/таймера от 3270 РС. К этим платам, кроме того, предъявлялись другие требования по синхронизации. В IBM AT такую хитрую совместимость обеспечивать не стали, а контакт В8 приспособили для подачи сигнала NOWS - No Wait State